飛利浦招聘試題
1．用邏輯門和cmos電路實現(xiàn)ab+cd。
2．用一個二選一mux和一個inv實現(xiàn)異或。
3．給了reg的setup和hold時間，求中間組合邏輯的delay范圍。
4．如何解決亞穩(wěn)態(tài)。
5．用Verilog/VHDL寫一個fifo控制器。
6．用Verilog/VDDL檢測stream中的特定字符串
【飛利浦招聘試題】相關(guān)文章：
飛利浦－大唐筆試題07-31
飛利浦筆試試題07-19
飛利浦最新筆試題目分享08-10
Ubi招聘試題07-31
google的招聘試題07-16
google招聘試題07-26
社會招聘筆試題07-31
google招聘筆試題07-31
宜家招聘筆試題07-31