利用先進(jìn)EDA工具應(yīng)對(duì)低功耗設(shè)計(jì)挑戰(zhàn)
如何降低芯片功耗目前已經(jīng)成為半導(dǎo)體產(chǎn)業(yè)的熱點(diǎn)問題。過去，對(duì)于集成器件制造商(IDM)來說，最直接的作法就是通過先進(jìn)的制程工藝和材料比如低K介質(zhì)來解決，低功率設(shè)計(jì)可以通過將自己設(shè)計(jì)團(tuán)隊(duì)的技能和經(jīng)驗(yàn)進(jìn)行結(jié)合而實(shí)現(xiàn)。
然而，當(dāng)進(jìn)入90nm后，漏電流問題日益凸現(xiàn)，CMOS靜態(tài)功耗驟增，功率管理開始成為一個(gè)重要的考慮因素。這種情況在65nm與45nm以下將更為嚴(yán)重，因?yàn)楣に嚬?jié)點(diǎn)的不斷縮減導(dǎo)致柵極氧化層厚度越來越薄，柵極泄漏呈指數(shù)增長，最終動(dòng)態(tài)功耗等于亞值泄漏電流，也等于柵極泄漏電流。這就迫使業(yè)界必須從IC的設(shè)計(jì)端就開始采用低功耗設(shè)計(jì)技術(shù)。
為了應(yīng)對(duì)這些挑戰(zhàn)，設(shè)計(jì)工程師們開始提倡采用復(fù)雜的時(shí)鐘門電路開關(guān)方案，從而減少了不必要的門電路開關(guān)操作。如今，為了滿足功率方面的目標(biāo)，設(shè)計(jì)人員運(yùn)用了各種先進(jìn)的低功率設(shè)計(jì)技巧，包括多值設(shè)計(jì)、多電壓設(shè)計(jì)、動(dòng)態(tài)頻率電壓縮放(DVFS)、時(shí)鐘門控、可感知功耗的內(nèi)存以及功率門控等等。
在設(shè)計(jì)早期進(jìn)行有效的功率評(píng)估
毋庸置疑，在產(chǎn)品成功因素中，面市時(shí)間是重要因素之一，有時(shí)甚至決定著產(chǎn)品的成敗。因此在設(shè)計(jì)早期解決潛在低功耗問題對(duì)于提高生產(chǎn)率是至關(guān)重要的。
Synopsys公司資深顧問工程師李昂表示，在設(shè)計(jì)早期(即系統(tǒng)架構(gòu)階段)評(píng)估系統(tǒng)層面低功耗的策略和代價(jià)對(duì)于后面的實(shí)現(xiàn)非常重要。在這階段評(píng)估的低功耗策略主要應(yīng)注意的方面包括：系統(tǒng)軟硬件的劃分、是否采用多電壓(multi-voltage)、是否采用電源關(guān)斷(multi-supply)、采用片上還是片外電源管理、低功耗IP的選擇等。在這階段的評(píng)估，一方面是通過對(duì)過往系統(tǒng)的評(píng)估經(jīng)驗(yàn)，一方面可以通過快速原型設(shè)計(jì)，通過Eclypse系統(tǒng)對(duì)設(shè)計(jì)原型進(jìn)行功耗估算，以評(píng)價(jià)設(shè)計(jì)的代價(jià)和功耗節(jié)省的效果。
Cadence公司高級(jí)技術(shù)主管Brad Miller也表達(dá)了相同的觀點(diǎn)。他表示，以下五個(gè)方面將確保設(shè)計(jì)者高效而精確的達(dá)到他們的目標(biāo)：1.確定設(shè)計(jì)中耗費(fèi)功率的元器件;2.采用精確的開關(guān)行為數(shù)據(jù);3.生成開關(guān)行為時(shí)考慮仿真模式;4.采用精確的線路模型;5.采用表示最壞情況功率的庫。
多種低功耗設(shè)計(jì)解決方案應(yīng)對(duì)功耗挑戰(zhàn)
但是，不同低功耗技術(shù)的EDA支持是支離破碎的，結(jié)果設(shè)計(jì)師不得不通過一系列特殊手段定義低功耗功能。更重要的是，設(shè)計(jì)的可預(yù)測性和驗(yàn)證變得極其困難。同時(shí)，由于設(shè)計(jì)上的復(fù)雜度以及以前缺乏EDA自動(dòng)化手段的原因，工程設(shè)計(jì)團(tuán)隊(duì)面臨著手工分析和運(yùn)用這些技巧的難題，而且也沒把握在不影響性能的條件下滿足功耗預(yù)算目標(biāo)。
Cadence公司相關(guān)人士就指出，目前的很多設(shè)計(jì)可以說對(duì)邏輯是“相連的”，因?yàn)樗辛鞒潭继幚磉壿嬓畔ⅲ梢宰詣?dòng)完成;但對(duì)功耗來說是“不相連”的，因?yàn)獒槍?duì)每個(gè)流程，功耗問題都是獨(dú)立的，并相互影響。而且最重要的是還不能自動(dòng)完成功耗設(shè)計(jì)，許多地方需要手動(dòng)來完成。
因此，有效的低功率設(shè)計(jì)要求設(shè)計(jì)團(tuán)隊(duì)、IP供應(yīng)商以及工具和解決方案提供商之間展開協(xié)作。只有通過實(shí)施連貫一致的方法，并將這些方法運(yùn)用在供應(yīng)鏈賴以存在的整個(gè)工具領(lǐng)域，電子行業(yè)才能真正解決低功率設(shè)計(jì)所面臨的不斷增長的挑戰(zhàn)。
【利用先進(jìn)EDA工具應(yīng)對(duì)低功耗設(shè)計(jì)挑戰(zhàn)】相關(guān)文章：
EDA工具軟件10-24
EDA設(shè)計(jì)方法09-08
EDA設(shè)計(jì)技巧06-10
EDA工具如何讓硅片技術(shù)實(shí)現(xiàn)盈利04-29
EDA的設(shè)計(jì)技巧分析09-04
EDA的定義07-06
2016年EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)05-17
EDA技術(shù)的發(fā)展08-17
EDA技術(shù)與應(yīng)用09-19